Silizio Karburozko (SiC) Txipen Diseinua eta Fabrikazioa Aurkezten: Oinarrietatik Aplikaziora

Silizio Karburozko (SiC) MOSFETak errendimendu handiko potentzia-ereroale gailuak dira, eta ezinbestekoak bihurtu dira ibilgailu elektrikoetatik eta energia berriztagarrietatik hasi eta industria-automatizazioraino doazen industrietan. Siliziozko (Si) MOSFET tradizionalekin alderatuta, SiC MOSFETek errendimendu hobea eskaintzen dute muturreko baldintzetan, tenperatura, tentsio eta maiztasun altuak barne. Hala ere, SiC gailuetan errendimendu optimoa lortzea kalitate handiko substratuak eta epitaxial geruzak eskuratzea baino haratago doa: diseinu zehatza eta fabrikazio-prozesu aurreratuak behar ditu. Artikulu honek errendimendu handiko SiC MOSFETak ahalbidetzen dituzten diseinu-egituraren eta fabrikazio-prozesuen azterketa sakona eskaintzen du.

1. Txip-egituraren diseinua: eraginkortasun handiko diseinu zehatza

SiC MOSFETen diseinua honako hauen diseinuarekin hasten da:SiC oblea, hau da, gailu guztien ezaugarrien oinarria. SiC MOSFET txip tipiko batek hainbat osagai kritiko ditu gainazalean, besteak beste:

• Iturburu-koadernoa

• Ate-plataforma

• Kelvin iturri-koadernoa

TheErtzaren Amaierako Eraztuna(edoPresio-eraztuna) txiparen periferian kokatutako beste ezaugarri garrantzitsu bat da. Eraztun honek gailuaren matxura-tentsioa hobetzen laguntzen du, txiparen ertzetan eremu elektrikoaren kontzentrazioa arinduz, horrela ihes-korronteak saihestuz eta gailuaren fidagarritasuna hobetuz. Normalean, Ertz Amaierako Eraztuna honetan oinarritzen da:Lotura Amaierako Luzapena (JTE)egitura, dopaje sakona erabiltzen duena eremu elektrikoaren banaketa optimizatzeko eta MOSFETaren matxura-tentsioa hobetzeko.

2. Zelula aktiboak: kommutazio-errendimenduaren muina

TheZelula aktiboakSiC MOSFET batean korrontearen eroapenaz eta kommutazioaz arduratzen dira. Zelula hauek paraleloan antolatuta daude, zelula kopuruak zuzenean eragiten diolarik gailuaren erresistentzia orokorrean (Rds(on)) eta zirkuitulaburreko korronte-ahalmenean. Errendimendua optimizatzeko, zelulen arteko distantzia ("zelulen tartea" bezala ezagutzen da) murrizten da, eroapen-eraginkortasun orokorra hobetuz.

Zelula aktiboak bi egitura-forma nagusitan diseina daitezke:planarraetalubakiegiturak. Egitura planarrak, sinpleagoa eta fidagarriagoa izan arren, errendimendu mugak ditu zelulen arteko tarteagatik. Aitzitik, lubaki-egiturek dentsitate handiko zelulen antolaketak ahalbidetzen dituzte, Rds(on) murriztuz eta korronte handiagoa maneiatzeko aukera emanez. Lubaki-egiturak gero eta ezagunagoak diren arren errendimendu hobea dutelako, egitura planarrak fidagarritasun maila handia eskaintzen dute oraindik eta aplikazio espezifikoetarako optimizatzen jarraitzen dute.

3. JTE egitura: tentsio blokeoa hobetzea

TheLotura Amaierako Luzapena (JTE)Egitura SiC MOSFETen diseinu-ezaugarri gakoa da. JTE-k gailuaren tentsio-blokeatzeko gaitasuna hobetzen du txiparen ertzetan eremu elektrikoaren banaketa kontrolatuz. Hau funtsezkoa da ertzean matxura goiztiarra saihesteko, non eremu elektriko handiak maiz kontzentratzen diren.

JTEren eraginkortasuna hainbat faktoreren araberakoa da:

• JTE eskualdearen zabalera eta dopaje mailaJTE eskualdearen zabalerak eta dopanteen kontzentrazioak zehazten dute gailuaren ertzetan dagoen eremu elektrikoaren banaketa. JTE eskualde zabalago eta dopatuago batek eremu elektrikoa murriztu eta haustura-tentsioa handitu dezake.

• JTE Konoaren Angelua eta SakoneraJTE konoaren angeluak eta sakonerak eremu elektrikoaren banaketan eragina dute eta, azken finean, matxura-tentsioan. Konoaren angelu txikiagoak eta JTE eskualde sakonagoak eremu elektrikoaren indarra murrizten laguntzen dute, eta horrela, gailuak tentsio altuagoak jasateko duen gaitasuna hobetzen du.

• Gainazaleko pasibazioaGainazaleko pasibazio geruzak funtsezko zeregina du gainazaleko ihes-korronteak murrizteko eta matxura-tentsioa hobetzeko. Ondo optimizatutako pasibazio geruza batek gailuak fidagarritasunez funtzionatzen duela ziurtatzen du tentsio altuetan ere.

Kudeaketa termikoa beste kontu garrantzitsu bat da JTE diseinuan. SiC MOSFETak siliziozkoak baino tenperatura altuagoetan funtzionatzeko gai dira, baina gehiegizko beroak gailuaren errendimendua eta fidagarritasuna hondatu ditzake. Ondorioz, diseinu termikoa, beroaren xahutzea eta tentsio termikoa minimizatzea barne, funtsezkoa da gailuaren epe luzeko egonkortasuna bermatzeko.

4. Kommutazio-galerak eta eroapen-erresistentzia: errendimenduaren optimizazioa

SiC MOSFETetan,eroapen-erresistentzia(Errepideak (piztuta)) etakommutazio-galerakBi faktore nagusi dira eraginkortasun orokorra zehazten dutenak. Rds(on)-ek korronte-eroapenaren eraginkortasuna arautzen duen bitartean, kommutazio-galerak piztuta eta itzalita egoeren arteko trantsizioetan gertatzen dira, beroa sortzean eta energia-galeran lagunduz.

Parametro hauek optimizatzeko, hainbat diseinu faktore hartu behar dira kontuan:

• Zelula-tonuaZelula aktiboen arteko tarteak edo tarteak zeresan handia du Rds(on) eta kommutazio-abiadura zehazteko orduan. Zelula-dentsitate handiagoa eta eroapen-erresistentzia txikiagoa ahalbidetzen ditu, baina zelula-tamainaren eta atearen fidagarritasunaren arteko erlazioa ere orekatu behar da ihes-korronte gehiegiak saihesteko.

• Atearen oxidoaren lodieraAtearen oxido geruzaren lodierak atearen kapazitantzian eragiten du, eta horrek, aldi berean, kommutazio-abiaduran eta Rds(on) eragiten du. Atearen oxido meheagoak kommutazio-abiadura handitzen du, baina baita atearen ihes-arriskua ere. Beraz, atearen oxidoaren lodiera optimoa aurkitzea ezinbestekoa da abiadura eta fidagarritasuna orekatzeko.

• Atearen erresistentziaAte-materialaren erresistentziak kommutazio-abiaduran eta eroapen-erresistentzia orokorrean eragiten du. Integratuzatearen erresistentziaTxipean zuzenean sartuta, moduluen diseinua arinagoa bihurtzen da, ontziratze-prozesuko konplexutasuna eta akats-puntuak murriztuz.

5. Ate Integratuaren Erresistentzia: Moduluen Diseinua Sinplifikatzea

SiC MOSFET diseinu batzuetan,ate-erresistentzia integratuaerabiltzen da, eta horrek moduluaren diseinua eta fabrikazio prozesua errazten ditu. Kanpoko ate-erresistentzien beharra ezabatuz, ikuspegi honek beharrezko osagaien kopurua murrizten du, fabrikazio-kostuak murrizten ditu eta moduluaren fidagarritasuna hobetzen du.

Txipean zuzenean ate-erresistentzia sartzeak hainbat abantaila ditu:

• Moduluen Muntaketa SinplifikatuaAte-erresistentzia integratuak kableatu-prozesua errazten du eta huts egiteko arriskua murrizten du.

• Kostuen murrizketaKanpoko osagaiak ezabatzeak materialen zerrenda (BOM) eta fabrikazio-kostu orokorrak murrizten ditu.

• Ontziratzeko malgutasun hobetuaAte-erresistentziaren integrazioak modulu-diseinu trinkoagoak eta eraginkorragoak ahalbidetzen ditu, eta horrek espazioaren erabilera hobetzen du azken ontziratzean.

6. Ondorioa: Gailu Aurreratuentzako Diseinu Prozesu Konplexua

SiC MOSFETak diseinatu eta fabrikatzeak diseinu-parametro eta fabrikazio-prozesu ugariren elkarrekintza konplexua dakar. Txip-diseinua, zelula aktiboen diseinua eta JTE egiturak optimizatzetik hasi eta eroapen-erresistentzia eta kommutazio-galerak minimizatzeraino, gailuaren elementu bakoitza fin-fin doitu behar da ahalik eta errendimendu onena lortzeko.

Diseinu eta fabrikazio teknologian etengabeko aurrerapenekin, SiC MOSFETak gero eta eraginkorragoak, fidagarriagoak eta kostu-eraginkorrak bihurtzen ari dira. Errendimendu handiko eta energia-eraginkortasuneko gailuen eskaria hazten den heinean, SiC MOSFETak prest daude hurrengo belaunaldiko sistema elektrikoak elikatzeko funtsezko zeregina izateko, ibilgailu elektrikoetatik hasi eta energia berriztagarrien sareetaraino eta haratago.